您当前的位置:首页 > 热点新闻

混合键合导入恐再延后! 业界拟进一步放宽HBM高度限制 专家:恐令晶圆面临「这风险」

韩媒最新报导指出,高带宽记忆体(HBM)的一大演进趋势是堆叠层数的增加,在目前的HBM4世代主流堆叠层数是12/16。 JEDEC 在制定 HBM4 规范时已放宽一次堆栈高度限制,从 720μm 提升到 775μm。…

韩媒最新报导指出,高带宽记忆体(HBM)的一大演进趋势是堆叠层数的增加,在目前的HBM4世代主流堆叠层数是12/16。 JEDEC 在制定 HBM4 规范时已放宽一次堆栈高度限制,从 720μm 提升到 775μm。

cover image of news article
「长高」竞赛开跑! 业界拟进一步放宽HBM高度限制 专家:恐令晶圆面临“这风险”(图:shutterstock)

根据《ZDNET Korea》与《ETNEWS》报导,面对下一代堆叠可达20层的HBM,行业正考虑进一步放宽高度限制至800μm,甚至更多。

若想在现有的775μm内,以现有堆叠容纳20层DRAM,则须对DRAM晶圆进行大幅减薄,这将增加晶圆损坏的风险,进一步降低HBM良率。

报导指出,削减整体堆栈厚度另一方向是降低两层DRAM间距,这需要从键合方面着手。 目前被用于 NAND 闪存的混合 (铜) 键合可大幅度降低间距,但其技术难度极高的同时,也需要大量的设备投资。 若高度限制被放宽,混合键合的导入也将被延后。

《ZDNET Korea》还提供另一个视角,台积电在先进封装领域占据主导地位,对标准的制定也有很大话语权,而台积电推动的3D先进封装技术SoIC会导致与HBM堆栈配套的XPU复合体增高,这为HBM「长高」提供了天然裕量。

怕被外汇黑平台骗,推荐正规外汇平台:2026年正规外汇平台排名
标题:混合键合导入恐再延后! 业界拟进一步放宽HBM高度限制 专家:恐令晶圆面临「这风险」,收录于致富财经, 本文禁止任何商业性转载、分享,如需转载需联系小编并注明来源,部分内容整理自网络,如有侵权请联系删除。

免责声明

本网站所有刊登内容,以及所提供的信息资料,目的是为了更好地服务我们的访问者,本网站不保证所有信息、文本、图形、链接及其它项目的绝对准确性和完整性,网站没有任何盈利目的,故仅供访问者参照使用。本网站已尽力确保所有资料是准确、完整及最新的。就该资料的针对性、精确性以及特定用途的适合性而言,本网站不能作出最对应的方案。所以因依赖该资料所致的任何损失,本网均不负责。 除特别注明之服务条款外,其他一切因使用本站而引致的任何意外、疏忽、合约毁坏、隐秘汇漏、诽谤、版权或知识产权侵犯及其所造成的损失,本站概不负责,亦不承担任何法律责任。 如您(单位或个人)认为本网站某部分内容有侵权嫌疑,敬请立即通知我们,我们将在第一时间予以更改或删除。以上声明之解释权归牛头财经网站所有。法律上有相关解释的,以中国法律之解释为基准。如有争议限在我方所在地司法部门解决。

为您推荐

返回顶部