市场传出，台积电（2330-TW）正规划在2029年前后，由现行硅中间层逐步转向采用「CoPoS」大尺寸玻璃中间层技术。
分析人士指出，随着AI芯片进入更大规模整合（包括多颗HBM4E甚至HBM5E内存堆叠），封装技术将成为算力竞赛关键瓶颈。
在此趋势下，台积电若成功导入CoPoS与玻璃中间层架构，将可能进一步巩固其在先进封装市场的领先地位，同时对竞争对手如英特尔（INTC-US）的EMIB等技术形成压力。
半导体分析师Andrew Lu指出，当英伟达（NVDA-US）、超微半导体（AMD-US）等GPU客户，以及亚马逊（AMZN-US）、Google（GOOGL-US）、Meta（META-US）与微软（MSFT-US） 等AIASIC/TPU大厂，为了追求更高算力，预计从2028年开始导入更复杂的芯片设计，例如多层逻辑晶体管堆栈，并将HBM内存数量从目前的12颗HBM4E，进一步提升到20至24颗HBM5E。
随着芯片变得越来越大，对封装用的硅中间层需求也出现明显变化。 以12寸晶圆为例，如果是较小的5.5x reticle（约70mm×70mm）晶片设计，一片晶圆大约可以切出8片硅中间层; 但当芯片放大到 9x reticle（约 90mm×90mm）时，产量会降到约 5 片; 如果再放大到 14x reticle（约 110mm×110mm），甚至可能只剩约 4 片。
换句话说，如果未来AI芯片全面走向9x或14x这种大尺寸设计，即使总需求没有变，硅中间层的产能也会直接减少约40%到50%。
如果再考虑制程良率等因素，实际供给紧缩甚至可能超过一半。 在这种情况下，高阶硅中间层价格上涨一倍，市场认为是合理的发展。
正因为这种结构性变化，Lu解读台积电未来可能会更积极推动新一代封装技术，也就是以玻璃中间层取代部分硅中间层需求，并透过CoPoS从传统圆形晶圆转向方形面板架构，加速扩产与量产进程。
Lu预期，一旦相关技术成熟，CoPoS可能在2029年前后进入快速放量阶段，成为台积电未来十年在AI先进封装领域的重要发展方向。
Lu推估，台积电CoWoS产能在2026年底可能达每月约20万片，2027年成长至28万片，2028年进一步至36万片，但自2029年起扩张速度可能趋缓。
相较之下，CoPoS技术预计最快于2028年开始小量试产，并于2029年进入加速扩产阶段，年底产能有望达每月约1.2万片，后续在2030年后进一步快速成长。
