华为技术（Huawei Technologies）表示，已提出一条新的技术路径，有望缩小与产业龙头台积电（2330-TW）（TSM-US）之间的差距，甚至在缺乏最先进设备的情况下，实现先进半导体制造的突破。 目前，台积电的制程能力，约领先华为及其代工伙伴中芯国际约5年。
华为半导体业务负责人何庭波于周一（25日）指出，华为将凭借自主研发的「LogicFolding」（逻辑折叠）技术，将于2031年前开始生产1.4纳米芯片; 相较之下，台积电先前已宣布，于2028年启动该制程芯片的量产。
若华为能成功实现1.4纳米半导体的大规模量产，这将打破业界的普遍共识，即必须使用荷兰大厂艾司摩尔（ASML）最先进的极紫外光（EUV）微影设备，才能量产5纳米或更先进的芯片。 此类半导体主要用于驱动当前最尖端的人工智能（AI）技术。
奈米通常用来衡量芯片上晶体管的尺寸。 晶体管愈微缩，单一芯片上能容纳的数量就愈多，进而提升芯片的运算效能。 而ASML的EUV设备，正是被视为晶体管持续微缩不可或缺的关键利器。
何庭波指出，2025年推出麒麟9030Pro后，华为手机芯片进入效能饱和区。 为此，华为基于以「时间缩微」取代「几何缩微」的新定律，找到新的路径，使手机芯片性能实现阶跃式提升。
根据何庭波介绍，麒麟 2026 手机芯片是逻辑折叠技术的首次成功实施。 它基于全新的自由逻辑设计理念，由单层扩展至了双层，并实现晶体管密度等指标的大幅提升。
近年来摩尔定律面临物理极限和经济效益双重挑战。 随着晶体管「几何缩微」放缓，成本红利逐渐消退，如何跨越传统工艺路径的局限，探索出一条全新可持续演进路线，以满足当下呈指数级攀升的运算性能需求，已成为全球半导体行业亟待攻克的共同难题。
总部位于深圳的华为，在美国主导、多国参与的多年先进芯片与设备出口限制攻势下，已然成为北京推动半导体自主化的急先锋。 这些制裁在一定程度上制约了中国在人工智能领域的发展步伐。
华为于9月公布了一项为期三年的路线图，计划推出一系列AI芯片，以填补美方禁止芯片巨头英伟达（NVDA-US）向中国出口最先进半导体后所留下的市场真空。
